Docket No.: 60188-618 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Hirokuni FUJIYAMA, et al.

Serial No.: : Group Art Unit:

Filed: June 25, 2003 : Examiner:

For: OFFSET CONTROL CIRCUIT

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2002-185363, filed June 25, 2002

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MØDERMOTT, WILL & EMERY

Michaele. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:prg Facsimile: (202) 756-8087

Date: June 25, 2003

日本国特許庁 JAPAN PATENT OFFICE

60188-618 Fujiyama etal June 25,2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 6月25日

出願番号 Application Number:

特願2002-185363

[ST.10/C]:

[JP2002-185363]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 1月17日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

2037640018

【提出日】

平成14年 6月25日

【あて先】

特許庁長官殿

【国際特許分類】

H03F 3/187

H03F 3/45

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

藤山 博邦

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

森江 隆史

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100078282

【弁理士】

【氏名又は名称】

山本 秀策

【選任した代理人】

【識別番号】

100062409

【弁理士】

【氏名又は名称】

安村 高明

【選任した代理人】

【識別番号】

100107489

【弁理士】

【氏名又は名称】 大塩 竹志

【手数料の表示】

【予納台帳番号】 001878

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0206122

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 オフセット制御回路

【特許請求の範囲】

【請求項1】 入力電圧に応じた出力電圧のオフセット量を調整するオフセット制御回路において、

一対の差動電圧入力端子および一対の差動電流出力端子を有し、該一対の差動 電圧入力端子から入力される一対の差動入力電圧の電位差に応じた一対の差動出 力電流を生成して該一対の差動電流出力端子からそれぞれ出力する電圧電流変換 部と、

該一対の差動電圧出力端子のそれぞれがそれぞれに接続された一対の差動端子を有し、該一対の差動端子間の電位差をこれに比例する差動電流に変換する電流電圧変換部と、

該一対の差動電流出力端子のそれぞれがそれぞれに接続された一対のオフセット調整電流出力端子、および二つ以上のオフセット調整電流制御端子を有し、該オフセット調整電流制御端子から入力されるオフセット調整電流制御信号に制御されて、一対のオフセット調整電流をそれぞれ生成して、該一対のオフセット調整電流出力端子からそれぞれ出力するオフセット調整電流生成部とを備えたオフセット制御回路。

【請求項2】 前記電圧電流変換部は、

前記一対の差動電流出力端子のそれぞれがそれぞれに接続された一対のバイア ス電流源と、

該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、 各ゲートが制御端子に共通接続された一対の第1トランジスタと、

該一対の第1トランジスタの各第2駆動端子がそれぞれ、各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ、前記一対の差動電圧入力端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第2トランジスタとを有する請求項1記載のオフセット制御回路。

【請求項3】 入力電圧に応じた出力電圧のオフセット量を調整するオフセット制御回路において、

一対の差動電圧入力端子および一対の差動電流出力端子を有し、該一対の差動電流出力端子のそれぞれがそれぞれ接続された一対のバイアス電流源、該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ各制御端子にそれぞれ接続された一対の第1トランジスタおよび、該一対の第1トランジスタの各第2駆動端子がそれぞれ各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ一対の差動電圧入力端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第2トランジスタとを有し、該一対の差動電圧入力端子から入力される一対の差動入力電圧の電位差に応じた一対の差動出力電流を生成して該一対の差動電流出力端子からそれぞれ出力する電圧電流変換部と、

該一対の差動電圧出力端子のそれぞれがそれぞれ接続された一対の差動端子を 有し、該一対の差動端子間の電位差をこれに比例する差動電流に変換する電流電 圧変換部と、

該一対の第2トランジスタの各第1駆動端子がそれぞれ接続された一対のオフセット調整電流出力端子、および二つ以上のオフセット調整電流制御端子を有し、該オフセット調整電流制御端子から入力されるオフセット調整電流制御信号に制御されて、一対のオフセット調整電流をそれぞれ生成して、該一対のオフセット調整電流出力端子からそれぞれ出力するオフセット調整電流生成部とを備えたオフセット制御回路。

【請求項4】 前記電圧電流変換部は、

前記一対の差動電流出力端子のそれぞれがそれぞれ接続された一対のバイアス 電流源と、

該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、 その各ゲートが前記一対の差動電圧入力端子にそれぞれ接続された一対の第2ト ランジスタと、

該一対の第2トランジスタの各第2駆動端子が各第1駆動端子にそれぞれ接続され、その各ゲートが制御端子に共通接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第1トランジスタと、

該一対の第2トランジスタの各第2駆動端子間に接続された所定抵抗値の抵抗

手段とを有する請求項1記載のオフセット制御回路。

【請求項5】 前記電圧電流変換部は、

前記一対の差動電流出力端子のそれぞれがそれぞれ接続された一対のバイアス 電流源と、

該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、 その各ゲートがそれぞれ前記一対の差動電圧入力端子にそれぞれ接続され、各第 2駆動端子が基準電位供給点にそれぞれ接続された一対のトランジスタとを有す る請求項1記載のオフセット制御回路。

【請求項6】 前記電流電圧変換部は、前記一対の差動端子の間に接続された所定抵抗値の抵抗手段である請求項1または3記載のオフセット制御回路。

【請求項7】 前記電流電圧変換部は、

前記一対の差動端子のそれぞれが各第1駆動端子に接続され、その各ゲートが 前記入出力電流制御端子に共通接続された一対の第3トランジスタと、

該一対の第3トランジスタの各第2駆動端子がそれぞれ、各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ該一対の差動端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第4トランジスタとを有した請求項1または3記載のオフセット制御回路。

【請求項8】 前記電流電圧変換部は、前記一対の差動端子の間に接続された第5トランジスタであり、該第5トランジスタのゲートに入出力電流制御端子が接続された請求項1または3記載のオフセット制御回路。

【請求項9】 前記オフセット調整電流生成部は、

電流源と、

該電流源に各第2駆動端子がそれぞれ接続され、各ゲートに二つの前記オフセット調整電流制御端子がそれぞれ接続され、各第1駆動端子に前記一対のオフセット調整電流出力端子がそれぞれ接続された一対の第6トランジスタとを有する請求項1または3記載のオフセット制御回路。

【請求項10】 前記オフセット調整電流生成部は、n(nは自然数)個のサブオフセット調整電流生成部を有し、

各サブオフセット調整電流生成部はそれぞれ、

nビットからなるレジスタ信号のうち重複しない何れかの1ビットの信号が入力されるオフセット調整電流制御端子と、

電流源と、

該電流源に各第2駆動端子がそれぞれ接続され、該オフセット調整電流制御端子が各ゲートの一方に接続されると共に該各ゲートの他方にインバータを介して接続され、各第1駆動端子に前記一対の該オフセット調整電流出力端子がそれぞれ接続された一対の第7トランジスタとを有し、

該サブオフセット調整電流生成部にて生成された一対のサブオフセット調整電流が、それぞれ、該一対のオフセット調整電流出力端子のそれぞれに供給される 請求項1または3記載のオフセット調整回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、入力電圧に対応した出力電圧に調整するオフセット制御回路に関する。

[0002]

【従来の技術】

従来、例えば演算増幅器の入出力に含まれるオフセット量を調整するために、 図14に示すようなオフセット制御回路が用いられている。

[0003]

図14において、オフセット制御回路200は、演算増幅器201(オペアンプ)の出力端に抵抗R1、R2および可変電圧発生源202が直列に接続され、抵抗R1、R2の接続点が演算増幅器201の一側入力端子に接続されて構成されている。演算増幅器201の+側入力端子には入力電圧VIN+が入力され、その出力端子からは出力電圧VOが出力される。

[0004]

ここで、演算増幅器201の入力電圧VINにオフセット電圧を付加して出力電圧VOを生成するために、可変電圧発生源202からの出力電圧V2を変化自在に構成している。この演算増幅器201の一側入力端子に印加される入力電圧

V1 (VIN-)は、演算増幅器201の特性から、+側入力端子への入力電圧 VIN+と同じ電圧値になる。演算増幅器201からの出力電圧信号VOは、抵抗R1およびR2、入力電圧VIN+および出力電圧V2によって決定される。 このため、演算増幅器201からの出力電圧VOは、可変電圧発生源2によりその出力電圧V2を調整することによって、入力電圧VINに対するオフセット量を調整して出力させることができる。

[0005]

【発明が解決しようとする課題】

しかしながら、上記従来のオフセット制御回路200では、演算増幅器201 を用いているため、高速動作には不向きである。また、演算増幅器201は、通 常、使用する信号帯域の10倍~100倍の帯域でないと正常な動作ができない 。このため、高速動作が可能な演算増幅器201を用いようとすると、回路規模 も大きくなってしまうという問題が生じる。

[0006]

また、上記従来のオフセット調整回路200は、演算増幅器201に一つの入力電圧VIN+が入力されるシングル構成であるため、入力電圧信号VIN+にノイズ成分などのような非理想要因の成分があった場合には、信号電圧の歪み特性に劣化が生じて出力電圧VOの品質が低下する。

[0007]

このような歪み特性が劣化することを防ぐために、オフセット制御回路に一対の差動入力電圧を入力して、両入力電圧間の電圧差に比例する差動出力電圧を生成させ、これを用いてオフセット調整を行うことが考えられる。実際に、高精度のアナログ信号処理を行う際には、信号電圧の歪特性が劣化することを防ぐために、差動出力電圧によるオフセット調整を行うことが必要である。

[0008]

しかしながら、上記従来のオフセット調整回路200を用いて、差動出力電圧 によるオフセット調整を行うためには、オフセット調整回路200が二つ必要に なり、回路規模が増加するという問題がある。

[0009]

本発明は、上記従来の問題を解決するもので、回路規模の増加がなく小型化でき、高速動作が可能で、しかも、信号歪み特性の劣化をも防ぐことができるオフセット調整回路を提供することを目的とする。

[0010]

【課題を解決するための手段】

本発明のオフセット制御回路は、入力電圧に応じた出力電圧のオフセット量を調整するオフセット制御回路において、一対の差動電圧入力端子および一対の差動電流出力端子を有し、該一対の差動電圧入力端子から入力される一対の差動入力電圧の電位差に応じた一対の差動出力電流を生成して該一対の差動電流出力端子からそれぞれ出力する電圧電流変換部と、該一対の差動電圧出力端子のそれぞれがそれぞれに接続された一対の差動端子を有し、該一対の差動端子間の電位差をこれに比例する差動電流に変換する電流電圧変換部と、該一対の差動電流出力端子のそれぞれがそれぞれに接続された一対のオフセット調整電流出力端子、および二つ以上のオフセット調整電流制御端子を有し、該オフセット調整電流制御端子から入力されるオフセット調整電流制御信号に制御されて、一対のオフセット調整電流をそれぞれ生成して、該一対のオフセット調整電流出力端子からそれぞれ出力するオフセット調整電流生成部とを備えたものであり、そのことにより上記目的が達成される。

[0011]

また、好ましくは、本発明のオフセット制御回路における電圧電流変換部は、前記一対の差動電流出力端子のそれぞれがそれぞれに接続された一対のバイアス電流源と、該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、各ゲートが制御端子に共通接続された一対の第1トランジスタと、該一対の第1トランジスタの各第2駆動端子がそれぞれ、各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ、前記一対の差動電圧入力端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第2トランジスタとを有する。

[0012]

また、本発明のオフセット制御回路は、入力電圧に応じた出力電圧のオフセッ

ト量を調整するオフセット制御回路において、一対の差動電圧入力端子および一 対の差動電流出力端子を有し、該一対の差動電流出力端子のそれぞれがそれぞれ 接続された一対のバイアス電流源、該一対の差動電流出力端子のそれぞれが各第 1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ各制御端子にそれぞれ 接続された一対の第1トランジスタおよび、該一対の第1トランジスタの各第2 駆動端子がそれぞれ各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞ れ一対の差動電圧入力端子にそれぞれ接続され、各第2駆動端子が基準電位供給 点にそれぞれ接続された一対の第2トランジスタとを有し、該一対の差動電圧入 力端子から入力される一対の差動入力電圧の電位差に応じた一対の差動出力電流 を生成して該一対の差動電流出力端子からそれぞれ出力する電圧電流変換部と、 該一対の差動電圧出力端子のそれぞれがそれぞれ接続された一対の差動端子を有 し、該一対の差動端子間の電位差をこれに比例する差動電流に変換する電流電圧 変換部と、該一対の第2トランジスタの各第1駆動端子がそれぞれ接続された一 対のオフセット調整電流出力端子、および二つ以上のオフセット調整電流制御端 子を有し、該オフセット調整電流制御端子から入力されるオフセット調整電流制 御信号に制御されて、一対のオフセット調整電流をそれぞれ生成して、該一対の オフセット調整電流出力端子からそれぞれ出力するオフセット調整電流生成部と を備えており、そのことにより上記目的が達成される。

[0013]

さらに、好ましくは、本発明のオフセット制御回路における電圧電流変換部は、前記一対の差動電流出力端子のそれぞれがそれぞれ接続された一対のバイアス電流源と、該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、その各ゲートが前記一対の差動電圧入力端子にそれぞれ接続された一対の第2トランジスタと、該一対の第2トランジスタの各第2駆動端子が各第1駆動端子にそれぞれ接続され、その各ゲートが制御端子に共通接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第1トランジスタと、該一対の第2トランジスタの各第2駆動端子間に接続された所定抵抗値の抵抗手段とを有する。

[0014]

さらに、好ましくは、本発明のオフセット制御回路における電圧電流変換部は、前記一対の差動電流出力端子のそれぞれがそれぞれ接続された一対のバイアス電流源と、該一対の差動電流出力端子のそれぞれが各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ前記一対の差動電圧入力端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対のトランジスタとを有する。

[0015]

さらに、好ましくは、本発明のオフゼット制御回路における電流電圧変換部は 前記一対の差動端子の間に接続された所定抵抗値の抵抗手段である。

[0016]

さらに、好ましくは、本発明のオフセット制御回路における電流電圧変換部は、前記一対の差動端子のそれぞれが各第1駆動端子に接続され、その各ゲートが前記入出力電流制御端子に共通接続された一対の第3トランジスタと、該一対の第3トランジスタの各第2駆動端子がそれぞれ、各第1駆動端子にそれぞれ接続され、その各ゲートがそれぞれ該一対の差動端子にそれぞれ接続され、各第2駆動端子が基準電位供給点にそれぞれ接続された一対の第4トランジスタとを有する。

[0017]

さらに、好ましくは、本発明のオフセット制御回路における電流電圧変換部は、前記一対の差動端子の間に接続された第5トランジスタであり、該第5トランジスタのゲートに入出力電流制御端子が接続される。

[0018]

さらに、好ましくは、本発明のオフセット制御回路におけるオフセット調整電流生成部は、電流源と、該電流源に各第2駆動端子がそれぞれ接続され、各ゲートに二つの前記オフセット調整電流制御端子がそれぞれ接続され、各第1駆動端子に前記一対のオフセット調整電流出力端子がそれぞれ接続された一対の第6トランジスタとを有する。

[0019]

さらに、好ましくは、本発明のオフセット制御回路におけるオフセット調整電

流生成部は、n(nは自然数)個のサブオフセット調整電流生成部を有し、各サブオフセット調整電流生成部はそれぞれ、nビットからなるレジスタ信号のうち重複しない何れかの1ビットの信号が入力されるオフセット調整電流制御端子と、電流源と、該電流源に各第2駆動端子がそれぞれ接続され、該オフセット調整電流制御端子が各ゲートの一方に接続されると共に該各ゲートの他方にインバータを介して接続され、各第1駆動端子に前記一対の該オフセット調整電流出力端子がそれぞれ接続された一対の第7トランジスタとを有し、該サブオフセット調整電流生成部にて生成された一対のサブオフセット調整電流が、それぞれ、該一対のオフセット調整電流出力端子のそれぞれに供給される。

[0020]

上記構成により、以下に、本発明の作用について説明する。

[0021]

本発明にあっては、差動入力電圧信号(VIN+、VIN-)の電位差に比例する差動出力電流(I+、I-)が出力される電圧電流変換部の差動電流出力端子と、オフセット調整電流(Iofs+、Iofs-)が出力されるオフセット調整電流生成部のオフセット調整電流出力端子と、差動端子間の電位差に比例する差動入出力電流(Ir)が入出力される電流電圧変換部の差動端子とが接続されているため、差動端子に接続された差動電圧出力端子からは、差動出力電流とオフセット調整電流との加算電流に比例した差動出力電圧(VO+、VO-)が出力される。よって、差動入力電圧(VIN+、VIN-)にオフセット電圧(Voff+、Voff-)が含まれていても、そのオフセット電圧をオフセット調整電流(Iofs+、Iofs-)によって調整することができ、差動入力電圧(VIN+、VIN-)にオフセット電圧に応じたオフセット調整信号を加えて差動出力電圧(VO+、VO-)を生成することができる。

[0022]

したがって、差動入力電圧へのオフセット調整電圧の加算は、差動出力電流(I+、I-)およびオフセット調整電流(Iofs+、Iofs-)に変換した後に電流加算により行うため、オフセット電圧調整を高速に行うことが可能となる。

[0023]

また、従来のオフセット制御回路のように演算増幅器(オペアンプ)を必要としないため、回路規模の小型化を図ることができ、また、差動信号処理を行うため、ノイズに強く、信号の歪みも生じにくい。

[0024]

【発明の実施の形態】

以下に、本発明のオフセット制御回路の実施形態 1~10について、図面を参照しながら説明する。

(実施形態1)

図1は、本発明のオフセット制御回路の実施形態1における構成例を示すブロック図である。

[0025]

図1において、このオフセット制御回路1は、電圧電流変換部10と、電圧電流変換部10の両出力端にそれぞれ接続されたオフセット調整電流生成部11と、電圧電流変換部10の両出力端にそれぞれ接続された電流電圧変換部12とを有している。

[0026]

電圧電流変換部10は、一対の差動電圧入力端子109および110と、制御端子111と、一対の差動電流出力端子105および106とを有しており、各差動入力電圧VIN+およびVIN-それぞれが一対の差動電圧入力端子109および110にそれぞれに入力され、制御端子111に入力される制御信号によって制御されて、差動入力電圧VIN+およびVIN-にそれぞれ比例する差動出力電流 I +および I - をそれぞれ生成する。生成された差動出力電流 I + および I - はそれぞれ、一対の差動電流出力端子105および106からそれぞれ出力される。

[0027]

この電圧電流変換部10の変換係数をGmとすると、差動入力電圧VIN+およびVIN-と、差動出力電流I+およびI-との間にはそれぞれ、

 $I + = Gm \times VIN +$

(式1)

 $I - = Gm \times VIN-$

(式2)

の関係式が成立する。

[0028]

オフセット調整電流生成部11は、一対のオフセット調整電流出力端子101 および102と、オフセット調整電流制御端子103および104とを有しており、オフセット調整電流制御端子103および104にそれぞれ入力される制御信号によって制御されて、各オフセット調整電流Iofs+およびIofをれぞれ生成される。生成された各オフセット調整電流Iofs+およびIofs-はそれぞれ、一対のオフセット調整電流出力端子対101および102からそれぞれ出力される。

[0029]

電流電圧変換部12は、一対の差動端子107および108と、入出力電流制御端子112とを有しており、一対の差動端子107および108間の電位差に比例する電流(差動入出力電流)Irが流れるようになっている。電流電圧変換部12の差動端子107は、電圧電流変換部10の差動電流出力端子105とオフセット調整電流生成部11のオフセット調整電流出力端子101とに接続され、また同様に、電流電圧変換部12の差動端子108は、電圧電流変換部10の差動電流出力端子106とオフセット調整電流生成部11のオフセット調整電流出力端子106とオフセット調整電流生成部11のオフセット調整電流出力端子102とに接続されている。これらの一対の差動端子107および108はそれぞれ、各差動出力電圧信号VO-およびVO+がそれぞれ出力される一対の差動電圧出力端子115および116にそれぞれ接続されている。

[0030]

このように構成された本実施形態1のオフセット制御回路1において、電流電圧変換部12に流れる差動入出力電流をIrとし、差動端子108から差動端子107の方向に内部を流れる電流の向きを正とすると、差動端子107においては、

I + = Ir + Iofs +

(式3)

という関係式が成立し、差動端子108においては、

I - = -Ir + Iofs -

(式4)

の関係式が成立する。

[0031]

上記(式3)および上記(式4)から、電流電圧変換部12の差動端子107 および108間に流れる差動入出力電流Irを求めると、

$$Ir = (1/2) \times \{(I+-I-) + (Iofs+-Iofs-)\}$$

$$(式5)$$

$$= (1/2) \times \{(I++Iofs+) - (I-+Iofs-)\}$$

$$(式6)$$

となる。上記差動入出力電流 I r は、上記(式 1)、上記(式 2)および上記(式 5)から、

[0032]

したがって、差動電圧出力端子116および115から出力される差動出力電圧(VO+- VO-)は、電流電圧変換部12の変換係数をRとすると、

$$VO+ - VO- = Ir \times R$$
 (式8)
= {(1/2) × Gm (VIN+ - VIN-)
+ (1/2) × (Iofs+ - Iofs-)} × R
(式9)

となる。

[0033]

次に、差動電圧入力端子109および110からそれぞれ入力される差動入力電圧信号VIN+およびVINーにオフセット電圧が含まれている場合を考える。差動入力電圧VIN+およびVINーのオフセット電圧をそれぞれVoffとすると、電圧電流変換部10から出力される差動出力電流I+およびI-はそれぞれ、

$$I + = Gm \times (VIN + + Voff)$$
 (式10)
$$I - = Gm \times (VIN - - Voff)$$
 (式11)

となる。

[0034]

したがって、オフセット制御回路1において、電流電圧変換部12内に流れる 差動入出力電流のIrは、上記(式6)、上記(式10)および上記(式11) から、

$$Ir = (1/2) \times \{(Gm \times (VIN++Voff)+Iofs+) -Gm \times (VIN--Voff)\} + Iofs-)\}$$
 (式12)

となる。これにより、差動出力電圧(VO+ - VO-)は、

$$VO+ - VO- = (1/2) \times R \times Gm \times (VIN+ - VIN-)$$

 $+ (1/2) \times R \times \{(Gm \times Voff + Iofs+)$
 $- (-Gm \times Voff + Iofs-)\}$
 $(\sharp 13)$

となる。

[0035]

上記(式13)から、オフセット制御回路1の差動出力電圧VO+およびVO-は、差動入力電圧VIN+およびVIN-のオフセット電圧 $Gm\times Voff$ が、オフセット調整電流Iofs+およびIofs-により調整されていることが判る。

[0036]

以上のように、本実施形態1によれば、差動信号処理を基本とするため、入力電圧とオフセット電圧の加算に従来のような演算増幅器201を必要としない。 入力電圧に対するオフセット電圧の加算は、入力電圧、オフセット電圧をそれぞれ電流に変換した後に、電流加算によって実現されるため、非常に高速にオフセット電圧の調整を行うことができる。

[0037]

また、従来の演算増幅器201を用いたオフセット加算方式では、演算増幅器201の帯域を入力信号帯域よりも1桁~2桁程度高くする必要があり、回路規模の増加、消費電力の増加、処理速度上限の低下などが問題となるが、本実施形

態1によれば、より縮小された回路規模によって、より高速なオフセット加算処理を行うことができる。

[0038]

さらに、本実施形態1のオフセット制御回路1は、差動信号処理を基本とするため、ノイズに強く、また、信号の歪みも生じにくい。従来のオフセット制御回路200を用いた場合でも、オフセット制御回路200を2系統設けることにより、差動信号処理を行うことができるが、これには2倍の回路規模と消費電力とが必要である。これに対して、本実施形態1のオフセット制御回路1では、より縮小された回路規模によって、差動信号を用いたオフセット調整処理を行うことができる。

(実施形態2)

本実施形態2では、電圧電流変換部10の一具体例として電圧電流変換回路1 0Aを用いてオフセット制御回路2を実現する場合である。

[0039]

図2は、図1の電圧電流変換部10の一具体例を示す回路図である。

[0040]

図2において、電圧電流変換部10Aは、一対のバイアス電流源301および302と、これらにそれぞれ接続された一対の第1トランジスタM3およびM4と、これらにそれぞれ接続された一対の第2トランジスタM1およびM2とを有している。

[0.041]

バイアス電流源301および302はそれぞれ、差動電流出力端子105および106にそれぞれ接続されており、バイアス電流Ibがそれぞれ流れるようになっている。

[0042]

第1トランジスタM3およびM4はそれぞれの各ゲートが制御端子111と共通接続されており、その各ゲートに制御電圧Vbiasが入力される。また、第1トランジスタM3およびM4は、それぞれ各ドレインが差動電流出力端子105および106にそれぞれ接続されており、各ドレインが差動電流出力端子10

5および106からそれぞれ差動電流 I+および I-がそれぞれ出力される。

[0043]

第2トランジスタM1およびM2は、それぞれの各ゲートが差動電圧入力端子 109および110にそれぞれ接続されており、差動入力電圧信号VIN+およ びVIN-がそれぞれ入力される。また、第2トランジスタM1およびM2は、 それぞれの各ドレインが第1トランジスタM3およびM4の各ソースにそれそれ 接続され、各ソースがそれぞれ接地されている。

[0044]

上記構成により、電圧電流変換回路10Aにおいて、第1トランジスタM3およびM4はそれぞれソースフォロワ回路として動作し、その各ゲートに制御電圧 Vbiasがそれぞれ入力され、各第1トランジスタM3およびM4によって、しきい値電圧Vth分程度低くなった各電圧が各ソースからそれぞれ出力される。これによって、第2トランジスタM1およびM2の各ドレイン電圧が一定に保たれ、第2トランジスタM1およびM2のドレインーソース間電圧Vdsはほぼ一定に保たれる。

[0045]

第2トランジスタM1およびM2はそれぞれ、非飽和領域で動作するようにバイアスされている。このとき、両第2トランジスタM1およびM2に流れるドレイン電流IDS1およびIDS2はそれぞれ、

IDS1 = β × (VIN+ - Vth - Vds / 2) × Vds (式14)

IDS2 = β × (VIN-- Vth - Vds / 2) × Vds (式15)

[0046]

ここで、本実施形態2の電圧電流変換部10Aにおいて、差動出力電流(I+-I-)はIDS1-IDS2に等しく、この差動出力電流が電流電圧変換部

12に流れ込む。したがって、

$$I + - I - = I D S 1 - I D S 2$$

$$= \beta \times (V I N + - V I N -) \times V d s$$

(式16)

となる。

[0047]

上記(式 1 6)から、差動出力電流 I+-I-は差動入力電圧 V I N-に比例し、その比例係数(変換係数)G m は $\beta \times V$ d s となることが判る

[0048]

以上のように、本実施形態2の電圧電流変換回路10Aは、差動電圧電流変換 回路として動作する。よって、これを図1の電圧電流変換部10に適用すること によって、本実施形態2のオフセット制御回路2を実現することができる。この 電圧電流変換回路10Aは、第2トランジスタM1およびM2が非飽和領域で動 作するようにバイアスすることにより、信号の歪みを少なくすることができ、こ の電圧電流変換回路10Aを用いてオフセット制御回路2を構成することによっ て、より歪み特性の劣化を防ぐことができる。なお、電圧電流変換部10を図2 に示すような回路構成としても、上記実施形態1で説明したように、オフセット 制御回路1における高速動作および小面積化が可能であるという効果は何ら失わ れることはない。

[0049]

また、本実施形態2の電圧電流変換回路10Aでは、制御電圧Vbiasを調整することによって、上記(式13)において変換係数Gmを調整することができる。これは、上記(式13)における入出力電圧比、即ち、差動入力電圧VIN+およびVIN-の係数である(1/2)×R×Gmを制御できるということを意味する。したがって、本実施形態2のオフセット制御回路2は、オフセット調整機能のみならず、信号の増幅率を変化させる可変増幅器としても機能させることができる。

[0050]

さらに、本実施形態2の電圧電流変換回路10Aにおいて、第2トランジスタM1およびM2のドレイン電圧をより精度よく固定することもできる。例えば、第2トランジスタM1およびM2のドレイン電圧が一定となるように、オペアンプ(演算増幅器)を用いて第1トランジスタM3およびM4のゲート電圧を制御することもできる。この場合に用いられるオペアンプは、必ずしも高精度である必要はないため、オペアンプの帯域が信号帯域の10倍程度であっても充分である。このように第1トランジスタM3およびM4のゲート電圧を制御するためのオペアンプを設けた構成としても、上記実施形態1で説明したように、オフセット制御回路1における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態3)

本実施形態3では、上記実施形態2のオフセット調整回路2における信号の歪 みをさらに低減する場合である。

[0051]

図3は、本発明のオフセット制御回路の実施形態3における構成例を示す回路図である。

[0052]

図3において、オフセット制御回路3は、上記実施形態2のオフセット制御回路2において、オフセット調整電流生成部12のオフセット調整電流出力端子101および102がそれぞれ、第1トランジスタM3およびM4のドレインではなく、第2トランジスタM1およびM2のドレインにそれぞれ接続されることによって、上記実施形態2のオフセット調整回路2における信号の歪みをさらに低減することができる。

[0053]

上記構成により、本実施形態3のオフセット制御回路3について、差動入力電 圧信号VIN+およびVIN-にオフセット電圧が含まれており、このオフセッ ト電圧を除去するようにオフセット制御回路を動作させる場合について、上記実 施形態1,2のオフセット制御回路1,2と比較してその動作を説明する。

[0054]

[0055]

一方、本実施形態3のオフセット制御回路3では、オフセット調整電流生成部11からのオフセット調整電流Iofs+およびIofs-が第2トランジスタM1およびM2のドレインにおいて差動出力電流I+およびI-に加算されるため、この時点で電流の非対称性が解消され、第1トランジスタM3およびM4はバイアス電流I+'およびI-'についても対称な差動回路として動作する。これによって、本実施形態3のオフセット調整回路3によれば、上記実施形態1,2のオフセット制御回路1,2に比べて、第1トランジスタM3およびM4で発生する信号の歪みをより小さく抑えることができる。

[0056]

さらに、本実施形態3のオフセット制御回路3では、第2トランジスタM1およびM2は非対称な状態で動作するものの、非飽和領域で動作しているために、バイアス電流値が異なっていても、ソースードレイン間の電圧Vdsが同じであれば、電圧電流特性はほとんど変わらない。したがって、オフセット制御回路3全体で発生する信号の歪みは、上記実施形態1,2に比べて、さらに大きく低減させることが可能である。

[0057]

なお、オフセット制御回路3を図3に示すような回路構成としても、上記実施 形態1で説明したように、オフセット制御回路1における高速動作および小面積 化が可能であるという効果は何ら失われることはない。

(実施形態4)

本実施形態4では、電圧電流変換部10の他の具体例として電圧電流変換回路 10Cを用いて、入出力ゲインを抵抗比によって制御するオフセット制御回路4 を実現する場合である。

[0058]

図4は、図1の電圧電流変換部10における他の具体例を示す回路図である。

[0059]

図4において、電圧電流変換回路10Cは、一対のバイアス電流源301および302、一対の第1トランジスタM7およびM8、一対の第2トランジスタM5およびM6がそれぞれ設けられており、バイアス電流源301、第1トランジスタM7および第2トランジスタM5の直列回路とバイアス電流源302、第1トランジスタM8および第2トランジスタM6の直列回路とが2系列配設されている。また、第1トランジスタM7および第2トランジスタM5の接続点と、第1トランジスタM8および第2トランジスタM6の接続点との間に抵抗器R3が配設されている。

[0060]

バイアス電流源301および302はそれぞれ差動電流出力端子105および 106とそれぞれ接続されており、バイアス電流Ibがそれぞれ流れるようになっている。

[0061]

第1トランジスタM7およびM8の各ゲートはそれぞれ差動電圧入力端子109および110にそれぞれ接続されており、差動電圧入力端子109および110に差動入力電圧VIN+およびVIN-がそれぞれ入力される。また、第1トランジスタM7およびM8はそれぞれその各ドレインが差動電流出力端子105および106にそれぞれ接続され、その各ソース間に抵抗器R3が接続されている。

[0062]

第2トランジスタM5およびM6の各ゲートが制御端子111と共通接続されており、その制御端子111に制御電圧Vbiasが入力される。また、第2ト

ランジスタM 5 およびM 6 の各ドレインは第 1 トランジスタM 7 およびM 8 の各 ソースにそれぞれ接続され、その各ソースはそれぞれ接地されている。

[0063]

以上のように構成された本実施形態4の電圧電流変換回路10Cにおいて、第1トランジスタM7およびM8はそれぞれソースフォロワ回路として動作し、第1トランジスタM7およびM8の各ゲートに入力される差動入力電圧信号VIN+およびVIN-に基づいて、しきい値電圧Vth分程度低くなった電圧が各ソースからそれぞれ出力されて抵抗器R3の両端に印加される。これによって、抵抗器R3には、(VIN+-VIN-)の電位差が発生し、オームの法則により、(VIN+-VIN-)/R3の電流が発生する。

[0064]

したがって、本実施形態4の電圧電流変換回路10Cにおける電流変換係数G mは、およそ1/R3となり、差動出力電流(VIN+- VIN-)/R3が第 1トランジスタM7およびM8を介して差動電流出力端子105および106から出力される。第2トランジスタM5およびM6は、第1トランジスタM7およびM8にそれぞれバイアス電流を与えるための回路として動作する。

[0065]

以上のように、本実施形態4の電圧電流変換回路10Cは、差動電圧電流変換回路として動作する。これを図1に示す電圧電流変換部10に適用することによって、オフセット制御回路4を実現することができる。この電圧電流変換部10は、電流電圧係数Gmがおよそ1/R3であるため、オフセット制御回路4として動作させた場合の入出力電圧比、即ち、上記(式13)における差動入力電圧信号VIN+およびVIN-の変換係数である(1/2)×Gm×Rが、(1/2)×(R/R3)となり、電流電圧変換部12の抵抗(変換係数)と、電圧電流変換部10の抵抗R3との比で決定されることが判る。したがって、本実施形態4のオフセット制御回路4は、入出力ゲインを抵抗比によって制御することができる。

[0066]

なお、電圧電流変換部10を図4に示すような回路構成としても、上記実施形

態1で説明したように、オフセット制御回路1における高速動作および小面積化 が可能であるという効果は何ら失われることはない。

[0067]

また、本実施形態4の電圧電流変換回路10Cにおいて、第1トランジスタM7およびM8のソース電位が第1トランジスタM7およびM8のゲート電位に一致するように、オペアンプを用いてフィードバックをかけることもできる。これによって、信号の歪みをさらに低減し、抵抗値による入出力ゲインの設定精度を高くすることができる。このように第1トランジスタM7およびM8のゲート電位およびソース電位を制御するためのオペアンプを設けた構成としても、上記実施形態1で説明したように、オフセット制御回路1における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態 5)

本実施形態5では、電圧電流変換部10の更に他の具体例として電圧電流変換回路10Dを用いて、極めて高速に動作させることができるオフセット制御回路5を実現する場合である。

[0068]

図5は、図1の電圧電流変換部10における更に他の具体例を示す回路図である。

[0069]

図5において、電圧電流変換回路10Dは、一対のバイアス電流源301および302、一対のトランジスタM9およびM10がそれぞれ設けられており、バイアス電流源301とトランジスタM9の直列回路とバイアス電流源302とトランジスタM10の直列回路とが2系列配設されている。

[0070]

バイアス電流源301および302はそれぞれ、差動電流出力端子105および106にそれぞれ接続されており、バイアス電流Ibがそれぞれ流れるようになっている。

[0071]

トランジスタM9およびM10の各ゲートはそれぞれ差動電圧入力端子109

 \sim

および110にそれぞれ接続されており、各差動電圧入力端子109および110に差動入力電圧VIN+およびVIN-がそれぞれ入力される。また、トランジスタM9およびM10の各ドレインはそれぞれ差動電流出力端子105および106にそれぞれ接続され、トランジスタM9およびM10の各ソースはそれぞれ接地されている。

[0072]

このように構成された本実施形態5の電圧電流変換回路10Dにおいては、トランジスタ109および110の電圧電流変換特性に応じて、その各ゲートにそれぞれ入力される各差動入力電圧(VIN+- VIN-)が電流に変換されて、各差動電流(I+- I-)として差動電流出力端子105および106からそれぞれ出力される。

[0073]

以上のように、本実施形態5の電圧電流変換回路10Dは差動電圧電流変換回路として動作する。したがって、これを図1に示す電圧電流変換部10として適用させることによって、本実施形態5のオフセット制御回路5を実現することができる。この電圧電流変換回路10Dは、差動電圧入力端子109および110と差動電流出力端子105および106との各間にはそれぞれ、トランジスタM9およびM10が存在するだけであるため、極めて高速に動作させることができる。したがって、本実施形態5のオフセット制御回路5は、極めて高速に動作させることができる。なお、図1に示す電圧電流変換部10を図5に示すような回路構成としても、上記実施形態1で説明したように、オフセット制御回路1における高速動作および小面積化が可能であるという効果は何ら失われることはない

(実施形態6)

本実施形態6では、電流電圧変換部12の一具体例として電流電圧変換回路1 2Aを用いて、オフセット制御回路6を実現する場合である。

[0074]

図6は、図1の電流電圧変換部12における一具体例を示す回路図である。

[0075]

図6において、電流電圧変換回路12Aは差動端子107および108間に抵抗器R4が設けられている。

[0076]

このように構成された本実施形態6の電流電圧変換回路12Aにおいて、抵抗器R4は、その抵抗器R4に流れる電流(差動入出力電流Ir)に比例する電圧をその両端子(差動端子)107および108間に発生させることができる。したがって、これを図1に示す電流電圧変換部12として適用することによって、本実施形態6のオフセット制御回路6を実現することができる。

[0077]

なお、図1(または図3)の電流電圧変換部12を図6に示すような構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセット制御回路1,3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態7)

本実施形態7では、電流電圧変換部12の他の具体例として電流電圧変換回路 12Bを用いて、オフセット制御回路7を実現する場合である。

[0078]

図7は、図1の電流電圧変換部12における他の具体例を示す回路図である。

[0079]

図7において、電流電圧変換回路12Bは、一対の差動端子107および108、一対の第1トランジスタM13およびM14、一対の第2トランジスタM11およびM12がそれぞれ設けられている。

[0080]

これらの差動端子107、第1トランジスタM13および第2トランジスタM11と、差動端子108、第1トランジスタM14および第2トランジスタM12とはそれぞれ直列に接続されている。また、第1トランジスタM13およびM14の各ゲートは、入出力電流制御端子112に共通接続されており、入出力電流制御端子112に制御電圧Vbias2が入力される。また、第2トランジスタM11およびM12の各ゲートはそれぞれ、差動端子107および108にそ

れぞれ接続されており、差動入出力電流 I r に比例した電圧が差動端子 1 0 7 および 1 0 8 に印加される。

[0081]

このように構成された本実施形態7の電流電圧変換回路12Bにおいて、第1トランジスタM13およびM14、第2トランジスタM11およびM12の動作は、図3に示す電圧電流変換部10Bの第1トランジスタM3およびM4、第2トランジスタM1およびM2と同様に動作する。即ち、第1トランジスタM13およびM14はそれぞれソースフォロワ回路として動作し、第1トランジスタM13およびM14の各ゲートに入力される制御電圧Vbias2に基づいて、しきい値電圧Vth分程度低くなった電圧が各ソースから出力される。これによって、第2トランジスタM11およびM12のドレイン電圧が一定に保たれ、第2トランジスタM11およびM12のドレインーソース間電圧Vdsはほぼ一定に保たれる。

[0082]

第2トランジスタM13およびM14はそれぞれ非飽和領域で動作するように バイアスされており、その各ゲートに印加された電圧に比例した電流が差動端子 107および108から入出力される。

[0083]

したがって、本実施形態7の電流電圧変換部12は、差動端子107および108間に印加される電圧に比例する差動入出力電流Irを差動端子107および108から入出力するように動作し、換言すると、差動端子107および108に入出力される差動入出力電流に比例した電圧を差動端子107および108間に発生させるように動作する。

[0084]

以上のように、本実施形態7の電流電圧変換回路12Bは差動電流電圧変換回路として動作する。したがって、これを図1(または図3)に示す電流電圧変換部12に適用することによって、オフセット制御回路7を実現することができる。本実施形態7の電流電圧変換回路12Bでは、制御電圧Vbias2を調整することによって、上記(式13)における電流電圧変換係数Rを調整することが

できる。よって、本実施形態7のオフセット制御回路7は、オフセット調整機能のみならず、信号の増幅率を変化させることができる可変増幅器としても機能させることができる。なお、図1(または図3)に示す電流電圧変換部12を図7に示すような回路構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセット制御回路1,3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態8)

本実施形態8では、電流電圧変換部12の更に他の具体例として電流電圧変換回路12Cを用いて、オフセット制御回路8を実現する場合である。

[0085]

図8は、図1の電流電圧変換部12における更に他の具体例を示す回路図である。

[0086]

図8において、電流電圧変換回路12Cとして、差動端子107および108間にトランジスタM15が設けられている。このトランジスタM15のゲートは、入出力電流制御端子112に接続されており、入出力電流制御端子112に制御電圧Vbias2が入力される。

[0087]

このように構成された本実施形態8の電流電圧変換回路12Cにおいて、トランジスタM15は、そのゲートに印加される制御電圧Vbias2に応じて抵抗値を制御可能な可変抵抗として動作する。

[0088]

以上のように、本実施形態8の電流電圧変換回路12Cは、差動電流電圧変換回路として動作する。したがって、これを図1(または図3)に示す電流電圧変換部12に適用することによって、本実施形態8のオフセット制御回路8を実現することができる。本実施形態8の電流電圧変換回路12Cでは、制御電圧Vbias2を調整することによって、上記(式13)における電流電圧変換係数Rを調整することができる。よって、本実施形態8のオフセット制御回路8は、オフセット調整機能のみならず、信号の増幅率を変化させることができる可変増幅

器としても機能させることができる。なお、図1 (または図3) に示す電流電圧変換部12を図8に示すような回路構成としても、上記実施形態1 (または上記実施形態3) で説明したように、オフセット制御回路1、3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態9)

本実施形態 9 では、オフセット調整電流生成部 1 1 の一具体例としてオフセット調整電流生成回路 1 1 A を用いて、オフセット制御回路 9 を実現する場合である。

[0089]

図9は、図1のオフセット調整電流生成部11における一具体例を示す回路図である。

[0090]

図9において、オフセット調整電流生成部11Aは、バイアス電流源307と、一対のトランジスタM16およびM17と、一対のオフセット調整電流出力端子101および102とを有している。

[0091]

バイアス電流源 3 0 7 は、トランジスタM 1 6 およびM 1 7 の各ソースとそれぞれ接続されており、バイアス電流 I of s が二つに分岐して流れるようになっている。

[009.2]

トランジスタM16およびM17の各ゲートがそれぞれオフセット調整電流制御端子103および104にそれぞれ接続されており、オフセット調整電流制御端子103および104にオフセット調整電流制御電圧Vofs+およびVofs-がそれぞれ入力される。また、トランジスタM16およびM17の各ドレインがそれぞれオフセット調整電流出力端子101および102にそれぞれ接続されており、オフセット調整電流Iofs+およびIofs-がそれぞれ流れる。

[0093]

このように構成された本実施形態9のオフセット調整電流生成回路11Aにおいて、オフセット調整電流Iofs+およびIofs-は、オフセット調整電流

制御電圧Vofs+およびVofs-によってそれぞれの電流量が調整される。

[0094]

このように、オフセット調整電流生成回路11Aを図1(または図3)に示す オフセット調整電流生成部11に適用することによって、本実施形態9のオフセット制御回路9を実現することができる。

[0095]

なお、図1(または図3)に示すオフセット調整電流生成部11を図9に示すような回路構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセット制御回路1、3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

[0096]

また、本実施形態9のオフセット調整電流生成回路11Aにおいて、バイアス電流源307、トランジスタM16およびM17とは逆極性のバイアス電流源308およびトランジスタM18およびM19を用いて、図10に示すようなオフセット調整電流生成回路11Bを構成することも可能である。この場合にも、前述したように、図1(または図3)に示すオフセット調整電流生成部11を図10に示すような回路構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセット制御回路1、3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

(実施形態10)

本実施形態10では、オフセット調整電流生成部11とは別のデジタル制御可能なオフセット調整電流生成部13を用いて、オフセット制御回路10を実現する場合である。

[0097]

図11は、図1のオフセット調整電流生成部11とは別の構成例を示す回路図である。

[0098]

図11において、オフセット調整電流生成部13は、図1(または図3)に示すオフセット調整電流生成部11のオフセット調整電流制御端子103および1

04の代わりに、nを自然数として、nビットのレジスタ信号から1ビットのレジスタ信号がそれぞれ入力される入力端子(オフセット調整電流制御端子)113-1~113-nを有している。これらの入力端子113-1~113-nから入力されるnビットのレジスタ信号の状態によって、オフセット調整電流Ⅰofs+およびⅠofs-を高精度に制御することができる。

[0099]

図12は、図11のオフセット調整電流生成部13の一具体例を示す回路図である。

[0100]

図12において、オフセット調整電流生成部13Aは、n個のサブオフセット調整電流生成部13-1~13-nを有している。サブオフセット調整電流生成部13-1~13-nはそれぞれ、インバータ14-1~14-nと、バイアス電流源309-1~309-nと、一対のトランジスタM20-1~M20-nおよびM21-1~M21-nとを有している。

[0101]

[0102]

 スタM21-1~M21-nの各ゲートにそれぞれ1ビットのレジスタ信号(オフセット調整電流制御信号)を反転させた信号が入力される。

[0103]


また、トランジスタM 2 0 $-1 \sim$ M 2 0 -n の各ドレインはオフセット調整電流出力端子1 0 1 と接続されており、サブオフセット調整電流 I o f s (1) + \sim I o f s (n) + がそれぞれ一括して流れる。また、トランジスタM 2 1 -1 \sim M 2 1 -n の各ドレインはオフセット調整電流出力端子1 0 2 と接続されており、サブオフセット調整電流 I o f s (1) $-\sim$ I o f s (n) - がそれぞれ一括して流れる。これによって、オフセット調整電流 I o f s + は I o f s (1) + 、I o f s (2) +、・・・ I o f s (n) + を合計した電流量となり、オフセット調整電流 I o f s - は I o f s (1) -、I o f s (2) -、・・・ I o f s (n) - を合計した電流量となる。

[0104]

このように構成された本実施形態10のオフセット調整電流生成回路13Aにおいて、オフセット調整電流を制御するための制御信号であるレジスタ信号は、入力端子113-1~113-nから入力される。例えば、入力端子113-1に入力されるレジスタ信号がHレベルとなった場合、サブオフセット調整電流生成部13-1では、トランジスタM20-1のゲートにHレベルの信号が印加される。また、入力端子113-1のレジスタ信号はインバータ14-1にて反転されてLレベルとなるので、トランジスタM21-1のゲートには、Lレベルの信号が印加される。トランジスタM20-1およびM21-1は共に、ゲートにLレベルの信号が印加されたときにオン状態になるため、トランジスタM20-1はオフ状態になってIofs(1)+は流れず、トランジスタM21-1はオン状態となってIofs(1)ーが流れ出す。

[0105]

一方、入力端子113-1に入力されるレジスタ信号がLレベルとなった場合には、トランジスタM20-1のゲートにLレベルの信号が印加される。また、入力端子113-1のレジスタ信号はインバータ14-1にて反転されてHレベルとなるので、トランジスタM21-1のゲートには、Hレベルの信号が印加さ



[0106]

このように、入力端子113-1に入力されるレジスタ信号の状態によって、サブオフセット調整電流生成部13-1においてI of s (1) +およびI of s (1) -のいずれか一方が流れる。電流I of s (1) +およびI of s (1) -が流れるときの電流値は、バイアス電流I of s 'に等しい。

[0107]

同様に、入力端子 $113-2\sim113-n$ から入力されるレジスタ信号の状態によって、トランジスタM $20-2\sim$ M20-nがオン/オフ制御されてIofs(2)+、・・・、Iofs(n)+が設定され、トランジスタM $21-2\sim$ M21-nがオン/オフ制御されてIofs(2)-、・・Iofs(n)-が設定される。

[0108]

このとき、電流組(Iofs(1)+、Iofs(1)-)、(Iofs(2)+、Iofs(2)-)、・・・、(Iofs(n)+、Iofs(n)-)は、いずれか一方が流れると、他方は流れないようになっている。

[0109]

レジスタ信号はnビットからなり、レジスタ信号が全てLレベルである場合(LL・・・L)からレジスタ信号が全てHレベルである場合(HH・・・H)ま で、n通りのレジスタ信号がある。

[0110]

レジスタ信号が全てLレベルである場合には、トランジスタM $20-1\sim M2$ 0-nが全てオン状態となってオフセット調整電流 I of s + が流れ、オフセット調整電流 I of s + の電流量は最大となる。このとき、トランジスタM 2 $1-1\sim M2$ 1-n は全てオフ状態となってオフセット調整電流 I of s - は流れない。

[0111]

また、レジスタ信号が全てHレベルである場合には、トランジスタM 2 1-1 ~M 2 1-n が全てオン状態となってオフセット調整電流 I o f s - が流れ、オフセット調整電流 I o f s - の電流量は最大となる。このとき、トランジスタM 2 0-1 ~M 2 0-n は全てオフ状態となってオフセット調整電流 I o f s + は流れない。

[0112]


また、レジスタ信号が全てがLレベルまたは全てHレベルでない場合には、nビットのレジスタ信号のうち、Lレベルとなっているレジスタ信号の個数だけトランジスタ $M20-1\sim M20-n$ がON状態となり、それに応じてI of s (1) +、I of s (2) +、 \cdot ・・、I of s (n) +が流れ出し、その合計値がオフセット調整電流I of s +の電流値となる。また、nビットのレジスタ信号のうち、Hレベルとなっているレジスタ信号の個数だけトランジスタ $M21-1\sim M21-n$ がON状態となり、それに応じてI of s (1) -、I of s (2) -、・・・、I of s (n) -が流れ出し、その合計値がオフセット調整電流I of s -の電流値となる。

[0113]

以上のように、本実施形態10のオフセット調整電流生成回路13Aは、差動電流を出力するDA変換器として動作し、オフセット調整電流Iofs+およびIofsーは、nビットのレジスタ信号によってIofs+/nまたはIofsー/n刻みの精度で調整することが可能となる。また、本実施形態10によれば、オフセット調整電流生成部13がnビットのDA変換器として構成されており、オフセット調整量をデジタル回路にて制御することができるため、より多彩なオフセット調整を容易に実現することができる。

[0114]

また、図12に示すオフセット調整電流生成回路13Aにおいて、レジスタ信号のビット数nを多くすることによって、電流調整の精度を高くすることができる。なお、図11のオフセット調整電流生成部13を図12に示すような回路構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセト制御回路1、3における高速動作および小面積化が可能であるという効果は



[0115]

なお、本実施形態10のオフセット調整電流生成回路13Aにおいて、バイアス電流源309-1~309-n、トランジスタM20-1~M20-nおよびM21-1~M21-nとは逆極性のバイアス電流源310-1~310-n、トランジスタM22-1~M22-nおよびM23-1~M23-nを用い、インバータ14-1~14-nの接続方向を変えたインバータ15-1~15-nを設けて、図13に示すようなオフセット調整電流生成回路13Bを構成することも可能である。図11のオフセット調整電流生成部13を図13に示すような回路構成としても、上記実施形態1(または上記実施形態3)で説明したように、オフセト制御回路1、3における高速動作および小面積化が可能であるという効果は何ら失われることはない。

[0116]

【発明の効果】

以上のように、本発明によれば、差動入力電圧(VIN+、VIN-)の電位差に比例する差動出力電流(I+、I-)が出力される電圧電流変換部の差動電流出力端子と、オフセット調整電流(Iofs+、Iofs-)が出力されるオフセット調整電流生成部のオフセット調整電流出力端子と、差動端子間の電位差に比例する差動入出力電流(Ir)が入出力される電流電圧変換部の差動端子とを互いに接続することにより、差動入力電圧信号(VIN+、VIN-)にオフセット電圧(Voff+、Voff-)が含まれていても、そのオフセット電圧をオフセット調整電流(Iofs+、Iofs-)によって調整して、差動入力電圧信号(VIN+、VIN-)にオフセット電圧に応じたオフセット調整信号を加えた差動出力電圧信号(VO+、VO-)を生成することができる。

[0117]

この場合の差動入力電圧へのオフセット調整信号の加算は、差動入力電圧を差動出力電流(I+、I-)に変換した後にオフセット調整電流(Iofs+、Iofs-)を電流加算するため、オフセット電圧調整を高速に行うことができる。また、従来のオフセット制御回路のように演算増幅器を必要としないため、回

路規模の小型化を図ることができる。また、差動信号処理を行うことにより、ノイズに強く、信号の歪みも生じにくくなり、高精度の信号処理を行うことができる。

[0118]

また、オフセット調整電流生成部をnビットのDA変換器にて構成することによって、オフセット調整量の制御幅をデジタル制御にて設定することができ、オフセット調整の精度を高めることができる。

【図面の簡単な説明】

【図1】

本発明のオフセット制御回路の実施形態1における構成例を示すブロック図である。

【図2】

図1の電圧電流変換部の一具体例を示す回路図である。

【図3】

本発明のオフセット制御回路の実施形態3における構成例を示す回路図である

【図4】

図1の電圧電流変換部における他の具体例を示す回路図である。

【図5】

図1の電圧電流変換部における更に他の具体例を示す回路図である。

【図6】

図1の電流電圧変換部における一具体例を示す回路図である。

【図7】

図1の電流電圧変換部における他の具体例を示す回路図である。

【図8】

図1の電流電圧変換部における更に他の具体例を示す回路図である。

【図9】

図1のオフセット調整電流生成部における一具体例を示す回路図である。

【図10】

図1のオフセット調整電流生成部における他の具体例を示す回路図である。

【図11】

図1のオフセット調整電流生成部とは別の構成例を示す回路図である。

【図12】

図11のオフセット調整電流生成部における一具体例を示す回路図である。

【図13】

図11のオフセット調整電流生成部における他の具体例を示す回路図である。

【図14】

従来のオフセット制御回路の回路図である。

【符号の説明】

- 1~10 オフセット制御回路
 - 10 電圧電流変換部
 - 10A~10D 電圧電流変換回路
 - 11 オフセット調整電流生成部
 - 11A, 11B, 13, 13A, 13B オフセット調整電流生成部
 - 12 電流電圧変換部
 - 12A~12C 電流電圧変換回路
 - 13-1~13-n サブオフセット調整電流生成部
 - 14-1~14-n、15-1~15-n インバータ
 - 101,102 オフセット調整電流出力端子
 - 103,104 オフセット調整電流制御端子
 - 105,106 差動電流出力端子
 - 107,108 差動端子
- 109,110 差動電圧入力端子
- 111 制御端子
- 112 入出力電流制御端子
- 1 1 3 1 ~ 1 1 3 n レジスタ信号入力端子
- 115,116 差動電圧出力端子
- 301, 302, 207, 308, $309-1 \sim 309-n$, 310-1, 1


0-n バイアス電流源

 $M1 \sim M19$, $M20-1 \sim M20-n$, $M21-1 \sim M21-n$, M22-


1~M22-n, M23-1~M23-n トランジスタ

R1~R4 抵抗


【書類名】 図面【図1】




【図2】




【図3】




【図4】




【図5】







【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



【書類名】 要約書

【要約】

【課題】 高速動作が可能で、歪み特性の劣化による信号品質の低下を防ぎ、オフセット調整を精度よく行うことができるオフセット制御回路を提供する。

【解決手段】 電圧電流変換部10は差動入力電圧信号(VIN+、VIN-)の電位差に比例する差動電流(I+、I-)を生成し、オフセット調整電流生成部12はオフセット調整電流(Iofs+、Iofs-)を生成し、電流電圧変換部11では差動端子107、108間の電位差に比例する電流(Ir)が流れる。差動電流出力端子105、106と、オフセット調整電流出力端子101、102と、差動端子107、108は接続されている。差動入力電圧信号(VIN+、VIN-)に含まれるオフセット成分は、オフセット調整電流(Iofs+、Iofs-)で調整され、差動入力電圧信号(VIN+、VIN-)にオフセット成分を加えた差動出力電圧信号(VO+、VO-)が生成される。

【選択図】 図1

認定 · 付加情報

特許出願の番号 特願2002-185363

受付番号 50200929957

書類名特許願

担当官 第七担当上席 0096

作成日 平成14年 6月26日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000005821

【住所又は居所】 大阪府門真市大字門真1006番地

【氏名又は名称】 松下電器産業株式会社

【代理人】 申請人

【識別番号】 100078282

【住所又は居所】 大阪市中央区城見1丁目2番27号 クリスタル

タワー15階

【氏名又は名称】 山本 秀策

【選任した代理人】

【識別番号】 100062409

【住所又は居所】 大阪府大阪市中央区城見1丁目2番27号 クリ

スタルタワー15階 山本秀策特許事務所

【氏名又は名称】 安村 高明

【選任した代理人】

【識別番号】 100107489

【住所又は居所】 大阪市中央区城見一丁目2番27号 クリスタル

タワー15階 山本秀策特許事務所

【氏名又は名称】 大塩 竹志

	·		
-			
	•		